Staff Engineer Functional Digital Verification

Infineon Technologies Austria AG
In dieser Rolle erstellst du Verifikationspläne für Mixed-Signal-Designs und entwickelst Testumgebungen in SystemVerilog mit UVM. Du führst Tests auf RTL- und Gate-Level durch und arbeitest eng mit Konstrukteuren zusammen.